Implémentation USART en Verilog avec Cypress-II

Un récepteur/émetteur asynchrone synchrone universel (USART) est un bloc de matériel informatique qui traduit les données entre les formes parallèle et série. La désignation universelle indique que le format des données et les vitesses de transmission sont configurables et que les niveaux de signalisation électrique réels et typiques sont gérés par un circuit pilote spécial externe à l'USART. Un USART est généralement un circuit intégré individuel (ou une partie d'un circuit intégré) utilisé pour les communications série sur un port série d'un ordinateur ou d'un périphérique. Dans ce livre, une recherche complète est proposée pour une mise en -uvre sur la base d'une lecture et d'une étude approfondies des documents et de la littérature associés dans ce domaine de recherche. Ce livre répond aux besoins des chercheurs et des étudiants dans le domaine de la conception de systèmes VLSI et embarqués. Les lecteurs de ce livre doivent être familiarisés avec les bases de Verilog, mais les ingénieurs en recherche et développement de la communauté industrielle travaillant dans le groupe de l'électronique peuvent également tirer profit de ce livre en tant que référence supplémentaire.

B. Siva Kumar Reddy es licenciado en Ingeniería Electrónica y Máster en Diseño de Circuitos Integrados a Muy Gran Escala (VLSI) por la Universidad Tecnológica Jawaharlal Nehru de Hyderabad (JNTUH). Actualmente cursa estudios de doctorado en el campo del procesamiento de señales para comunicaciones inalámbricas en el Instituto Nacional de Tecnología de Warangal (India).