Memoria SRAM a bassa dispersione

Presenta alcune tecniche per ridurre la dissipazione di gate e altre perdite nelle memorie SRAM Deep Sub-Micron. Questo libro esamina in dettaglio le operazioni SRAM. Il libro esamina anche vari meccanismi di perdita intrinseca dei transistor, tra cui l'inversione debole, l'abbassamento della barriera indotto dal drenaggio, la perdita di drenaggio indotta dal gate e il tunneling dell'ossido del gate. Infine, il libro esplora diverse tecniche circuitali per ridurre il consumo di potenza di dispersione. I rapporti W/L sono calcolati dalle equazioni della corrente nei transistor (modalità lineare e di saturazione) per un funzionamento regolare di lettura-scrittura sia di 0 che di 1. Ho utilizzato W1/W3 = 1,5 e W4/W6 = 1,5. Ho prima progettato una memoria SRAM convenzionale e ho osservato la corrente di dispersione in varie tecnologie. Nella tecnologia a 90 nm la SRAM convenzionale mostra una corrente di dispersione di 1,87nA allo stato stazionario. Il metodo della data retention gated-ground cache (DGR-cache) riduce la corrente di dispersione a 100pA. Il metodo Drowsy cache riduce la corrente di dispersione a 84pA.

Debasis Mukherjee et Pankaj Kumar Sanda sont membres du corps enseignant du département d'ingénierie électronique et de communication de la Brainware University.