Logische tijd @ Werk voor de modellering en analyse van ingebedde systemen

Logische tijd is een ontspannen vorm van tijd die wordt bevorderd door synchrone talen die functioneel, elastisch (kan worden geabstraheerd of verfijnd) en veelvormig zijn. Al deze eigenschappen maken de logische tijd ook in de ontwerptijd adequaat, terwijl precieze fysieke tijdsaantekeningen alleen in latere na-synthesestadia van belang zouden moeten zijn. De Clock Constraint Specification Language (CCSL) is een concrete taal gewijd aan het modelleren en analyseren van logische tijdseigenschappen. CCSL werd in eerste instantie gedefinieerd als een begeleider van het tijdsmodel van het UML-profiel voor MARTE. Het is nu een volwaardige domeinspecifieke modelleertaal geworden voor het vastleggen van causale, chronologische en tijdsgebonden relaties. Het zou een aanvulling moeten zijn op andere syntactische modellen om hun onderliggende rekenmodel vast te leggen. Dit boek begint met het beschrijven van de historische modellen van gelijktijdigheid die de bouw van CCSL hebben geïnspireerd. Vervolgens wordt CCSL geïntroduceerd en gebruikt om bibliotheken te bouwen die gewijd zijn aan twee opkomende standaardmodellen uit de automotive (East-ADL) en de avionic (AADL) domeinen. Tot slot wordt een op waarnemers gebaseerde techniek gepresenteerd om Esterel- en VHDL-implementaties te verifiëren aan de hand van CCSL-specificaties.

Dr. Eng. Habil. Frederic Mallet is een Associate Professor in de Computer Science afdeling van de Nice-Sophia Antipolis Universiteit. Hij is lid van de AOSTE onderzoekseenheid, een gezamenlijk team van het I3S laboratorium en INRIA Sophia Antipolis onderzoekscentrum. Hij is stemgerechtigd lid van de OMG revision task forces voor MARTE en SysML UML Profiles.