Ottimizzazione della potenza nei circuiti di instradamento FPGA

Il lavoro ottimizza la potenza delle SRAM 4T, 5T, 6T, 7T, 8T, 9T e 10T confrontando le loro configurazioni. Vengono proposte due modalità operative: modalità I e modalità II. Viene proposto un circuito di scrittura SRAM basato su 10T e vengono confrontate la potenza statica, la dissipazione di potenza statica e le metriche di prestazione come il prodotto del ritardo di potenza e il prodotto del ritardo di energia, utilizzando TANNER 7.0. In futuro sarà implementato un circuito logico adiabatico e saranno ottenuti i risultati.

Dr. Sundar Prakash Balaji erwarb seinen Doktortitel an der Anna University, Chennai. Er besitzt einen Bachelor- und einen Master-Abschluss der Anna-Universität, Chennai. Derzeit arbeitet er als außerordentlicher Professor am RVS Technical Campus - Coimbatore. Seine Interessen liegen in den Bereichen Low Power VLSI Design, ASIC Design und Solid State Devices.