Asynchroniczny dekoder Viterbiego o niskim poborze mocy

Ta ksi--ka jest o projektowaniu niskiej mocy asynchronicznego dekodera Viterbiego. Ze wzgl-du na wymagania du-ej szybko-ci, mäej mocy, mäej wagi i d-ugiej -ywotno-ci baterii, dekodery Viterbiego o mäej mocy maj- du-e zapotrzebowanie w dziedzinie komunikacji. W systemie komunikacji mobilnej, dekoder Viterbiego zajmuje wi-ksz- powierzchni- uk-adu scalonego, co bezpo-rednio wi--e si- z utrat- mocy. Wi-c zaprojektowali-my taki system, który zu-ywa mniej energii dynamicznej i mo-e by- stosowany w aplikacjach o niskiej mocy. Zamiast u-ywä zegara globalnego, system zostä zaprojektowany przy u-yciu zegara lokalnego, wykorzystuj-c technik- niskiego poboru mocy jako 2-fazowe kodowanie Level Encoded Dual Rail z metod- dekodowania Minimum Transition Hybrid Register Exchange w celu zmniejszenia aktywno-ci prze--czania i unikni-cia niepotrzebnych operacji w pami-ci, tak aby zmniejszy- moc dynamiczn- dekodera. Zaprojektowany system zostä przetestowany z ró-nymi wektorami wej-ciowymi, a moc dynamiczna zostäa obliczona dla synchronicznego i asynchronicznego dekodera Viterbiego. Porównawcza analiza mocy dla ró-nych metod dekodowania wykazäa, -e Asynchroniczny dekoder Viterbi ma mniejsze zu-ycie energii ni- Synchroniczny dekoder Viterbi.

La Dra. Surekha Tadse trabaja como profesora adjunta en el G H Raisoni College of Engineering, Nagpur, (MH), India. Su área de interés es la comunicación y VLSI. Ha publicado más de 30 artículos en revistas y conferencias de renombre.El Dr. Sanjay Haridas trabaja como profesor y decano académico en el J D College of Engineering and Management, Nagpur.