Zeitverhalten synchroner Schaltwerke

Bei immer höherer Integrationsdichte digitaler Schaltkreise gewinnt das Zeitverhalten der Signale eine immer stärkere Bedeutung. Das Buch untersucht systematisch die Zeitabläufe in digitalen, synchron getakteten Schaltwerken. Dazu sind die üblichen graphischen Beschreibungsmittel zu einem hierarchischen Modellierungssystem erweitert. Der Schwerpunkt der Untersuchungen liegt auf der Wechselwirkung zwischen Taktversatz (clock skew) und der erreichbaren Taktfrequenz bei verschiedenen Schaltwerk-Konfigurationen. Das Buch spiegelt die Erfahrung der Autoren aus jahrzehntelanger Praxis beim Entwurf von digitalen Systemen wider und bringt die Fülle kleiner Details und "Schaltungstricks", die sonst nur in den Köpfen weniger Schaltungskonstrukteure vorhanden ist, in eine systematische, lehrbare Form. Es existiert kein vergleichbares Werk, in welchem die Grundelemente so streng analysiert und definiert werden und andererseits die daraus gebildeten Systeme ("Schaltwerke") so umfassend dargestellt wurden, daß sie als Basis für neue Systeme dienen können. Angesprochen sind alle Hochschullehrer und Studenten sowie Informatiker und Ingenieure, die sich mit Schaltungsentwurf elektronischer Systeme und mit Rechnerarchitektur befassen.