Le modèle flot de données appliqué à la synthèse haut-niveau sur FPGA

La synthèse de haut niveau (HLS) est un domaine de recherche qui vise à automatiser le passage de la description d-un algorithme à une représentation au niveau registre de celui-ci en vue de son implantation sur un circuit numérique. Si le problème reste à ce jour largement ouvert pour des algorithmes quelconques, des solutions ont commencé à voir le jour au sein de domaines spécifiques. Cette ouvrage traite de l-applicabilité du modèle flot de données au problème de la synthèse haut niveau dans le domaine du traitement d-images à travers deux exemples d-implantation d-applications de vision sur FPGA. Les applications, issues du domaine de l-apprentissage supervisé sont un système de classification à bases de machines à vecteurs supports (SVM) et un système de reconnaissance exploitant un réseau de neurones convolutionnels (CNN). Dans les deux cas, on étudie les problématiques posées par la reformulation, au sein du modèle flot de données, des structures de données et algorithmes associés ainsi que l-impact de cette reformulation sur l-efficacité des implémentations résultantes. Les expérimentations sont menées avec CAPH, un outil de HLS exploitant le modèle flot de données

Cédric Bourrasset a reçu son titre de Docteur de l-université Blaise Pascal en robotique et vision par ordinateur, spécialité Electronique en 2016. Ses travaux portent sur l'utilisation du modèle flot de données pour la synthèse haut-niveau sur FPGA. Il travaille actuellement pour la société BULL en tant qu'expert HPC.