Vérification Semi-Formelle et Synthèse Automatique de PSL vers HDL

La vérification à base de propriétés (PBV) est devenue un élément essentiel des flots de conception pour supporter la vérification de circuits complexes. La vérification dynamique à base de propriétés connecte au circuit des moniteurs et des générateurs de test synthétisés à partir de propriétés pour construire de manière simple un environnement de test. Une partie des travaux à consisté à développer une approche de synthèse de propriétés pour la génération de vecteurs de test. Il est alors possible de spécifier et d'obtenir un modèle pour tout l'environnement du circuit.La contribution la plus intéressante de cette thèse tiens dans la méthode qui a été mise en place pour synthétiser une spécification temporelle en un circuit correct par construction. Alors que les approches de l'état de l'art ont une complexité polynomiale, la nôtre est linéaire en la spécification. L'outil SyntHorus a été développé pour supporter cette méthode et synthétise en quelques secondes un circuit correct par construction à partir d'une spécification de plusieurs centaines de propriétés. Les méthodes et outils développés durant cette thèse ont été validés, renforcés et transférés dans l'industrie.

Après 4 années d'études en Informatique et un master demicro-nanoélectronique, Yann Oddos a effectué un doctorat dans cemême domaine durant 3 ans au laboratoire TIMA à Grenoble.Aujourd'hui dans le domaine privé, l'auteur se consacre àappliquer les techniques de vérification formelle pour garantirla fonctionnalité de circuits critiques.